Uart_16550_Verilog_Source代码

Name: Uart_16550_Verilog_Source代码
Rating: 4.5 (36 reviews)
Author: lzlzkkk2

上传者：lzlzkkk2 2020-05-17 06:12:40上传 RAR文件 461.36KB 热度 36次

Uart_16550_Verilog_Source代码，挺好的 988936385Uart_16550_Verilog_Source.rar (461.36KB,下载次数:257)

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Uart_16550_Verilog_Source代码

Uart_16550_Verilog_Source代码，挺好的988936385Uart_16550...

大小：0B | 2020-05-17 06:12:40
uart_16550

uart_16550，VHDL语言，供参考学习使用

大小：0B | 2020-06-01 23:12:03
UART16550技术文档

UART16550的技术文档，对其进行了详细说明

大小：0B | 2019-05-15 18:18:19
UART verilog代码

TheUART(UniversalAsynchronousReceiver/Transmitter)...

大小：0B | 2019-07-23 08:15:30
MicroBlaze AXI UART16550演示

这是一个基于Xilinx ISE的AXI UART16550演示示例。该示例向您展示了如何使用AXI...

大小：10.71MB | 2023-03-05 02:22:18
uart_rc_sdram_dma verilog source代码下载.zip

本帖最后由nazhaahai于2012-6-2013:04编辑uart_rc_sdram_dmave...

大小：0B | 2020-06-19 15:31:25
uart的verilog代码

用verilog写的uart代码适合初学者练练手工程已经建好了

大小：0B | 2019-11-25 02:07:35
Uart_verilog代码

Uart 的 verilog code 原代码

大小：9KB | 2020-08-06 21:10:58
Verilog UART代码modelsim

Verilog UART code modelsim

大小：0B | 2019-06-22 00:10:19
gh_uart_16550_072108.zip

fpga实现UART 16550的代码，很有实用。This core is designed to ...

大小：16KB | 2020-07-16 09:11:35
UART4UART参考设计Xilinx提供Verilog代码uart verilog

UART4UART参考设计,Xilinx提供Verilog代码uart_verilog

大小：11.187 KB | 2023-02-03 18:26:35
wb interface的UART16550

基于wb interface的UART16550模块,带有fifo,附带tesibench

大小：1.48MB | 2020-09-11 11:50:19
uart16550_latest.tar.gz

该文件包含是由FPGA用Verilog实现任何波特率的串口完整代码，有仿真文件，代码风格很好，可直接...

大小：1.48MB | 2020-07-16 09:11:45
UART Verilog串口通信Verilog HDL代码

UART Verilog HDL代码,经过RTL仿真和FPGA验证。波特率支持9600~92160...

大小：0B | 2018-12-29 09:35:46
UART_verilog源代码

很好的UART的verilog代码，可以直接应用在FPGA之中

大小：0B | 2019-10-09 22:05:27
UART串口模块代码verilog

大小：0B | 2019-01-12 22:49:01