一种基于FPGA的时钟同功耗步信息采集方法

传统的异步采集方法会影响采集到的功耗信息的信噪比，降低功耗分析的成功率。针对异步采集的问题提出一种新的时钟同步功耗信息采集方法。该采集方法基于现场可编程门阵列（FPGA）的时钟同步采集平台，和用基于FPGA时钟同步设备向待采集设备和示波器发送同步的时钟信号，使采集过程中的待采集设备与示波器的工作状态同步。在此基础上运用电气解耦原理，隔离外部信号对待釆集设备的影响，改善功耗信息的信躁比。通过相关功耗分析进行实验验证，结果表明，该方法采集效率最高提升66.7%，明显提高功耗分析的成功率。