1. 首页
  2. 课程学习
  3. 嵌入式
  4. 可编程ASIC设计课程作业中频率合成器的设计要求及限制

可编程ASIC设计课程作业中频率合成器的设计要求及限制

上传者: 2023-06-29 21:23:24上传 ZIP文件 2.66KB 热度 3次

本资源是一份可编程ASIC设计的课程作业,要求使用Verilog语言设计一个频率合成器。设计中要注意的是,正弦波相位累加步长的取值应在1~16之间,而对于方波,取值应在1~128之间,因为方波波形的特殊性。如果想要提高调节范围,可以考虑使用16位或32位的正弦波查找表。

下载地址
用户评论