1. 首页
  2. 移动开发
  3. iOS
  4. 基于FPGA的PLL频率合成器设计

基于FPGA的PLL频率合成器设计

上传者: 2019-05-28 19:37:12上传 DOC文件 313KB 热度 34次
应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1kHz~999.5kHz,步进频率可达到0.5kHz。与以前的教学实验装置相比,系统在性能指标、直观性等方面都有所提高,不仅可以用于教学实验,还可以用作频率源、频率计。
用户评论
码姐姐匿名网友 2019-05-28 19:37:12

是有帮助的好文章 但是讲的比较粗略。