一种高速低功耗低相位抖动CMOS锁相环

Name: 一种高速低功耗低相位抖动CMOS锁相环
Rating: 4.5 (37 reviews)
Author: ozone63437

上传者：ozone63437 2022-11-02 17:13:57上传 ZIP文件 182.45 KB 热度 37次

电路设计方案

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

一种高速低功耗低相位抖动CMOS锁相环

电路设计方案

大小：182.45 KB | 2022-11-02 17:13:57
一种低功耗射频CMOS电荷泵锁相环的设计

一种低功耗射频CMOS电荷泵锁相环的设计。。。。。。。。。。。。。。。。。

大小：0B | 2018-12-18 17:27:40
低功耗锁相环专利.ZIP

CN100342652C.PDF CN101677244A.PDF CN101789785B.PDF...

大小：39.09MB | 2020-10-14 14:39:54
一种宽频低功耗低相位噪声的CMOS压控振荡器设计

本文设计了可应用于DRM/DAB接收机的压控振荡器,并对普通的电路结构进行改进,以降低功耗和相位噪声...

大小：252KB | 2020-08-14 19:14:34
CMOS全集成低压低功耗锁相环设计概述

锁相环是现代电路系统尤其是通信系统中非常重要的一个部分,通常锁相环的性能指标很大程度上影响着整个系统...

大小：458KB | 2020-11-21 23:40:17
一种基于标准CMOS工艺实现的锁相环电路

基于3.3 V 0.35 μm TSMC 2P4M CMOS工艺,设计并实现了一款高速锁相环电路。该...

大小：1.63MB | 2021-01-16 07:32:46
一种快速锁定锁相环技术

频率源是无线通信设备的核心，低相噪快速锁定目标频率是高性能无线通信设备非常重要的一门课题。数字对讲机...

大小：0B | 2019-09-26 10:40:34
一种锁定相位编程可调全数字锁相环设计

1 引言锁相技术在信号处理、调制解调、时钟同步、倍频、频率综合等领域都得到了广泛的应用。目前锁相...

大小：156KB | 2020-12-12 07:35:20
CMOS锁相环电路.pdf

CMOS锁相环电路西安微电子技术研究所着重讨论系统的稳定性收敛速度与稳态误差

大小：0B | 2019-09-15 10:23:24
一种新型的单相数字锁相环

本文提出了一种新型的高精度数字锁相环(DPLL)技术,以一个改进的鉴相器(PD)环节代替常用的二阶通...

大小：1.66MB | 2021-02-01 09:28:48
2.56GHz低抖动CMOS集成锁相环的设计

设计了一种基于TowerJazz 180 nm CMOS工艺的低抖动集成锁相环芯片。分别从鉴频鉴相器...

大小：2.16MB | 2021-01-16 03:14:22
集成CMOS锁相环设计论文

暂无介绍

大小：1.27MB | 2020-07-22 17:02:12
4046 CMOS PLL 锁相环电路

The CD4046BC micropower phase-locked loop (PLL) co...

大小：200.935 KB | 2023-01-03 20:06:46
一种超低功耗全CMOS基准电路

设计了一种超低功耗全CMOS基准电路:既能产生1 nA的基准电流又能产生560 mV的基准电压。通过...

大小：1.89MB | 2021-01-16 23:08:09
一种基于可变相位累加器的全数字锁相环

提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计,利用Mo...

大小：334KB | 2020-10-28 01:42:28
一种基于CMOS工艺的电荷泵锁相环芯片的设计

本文介绍了一种基于CMOS工艺的电荷泵锁相环芯片的设计

大小：76KB | 2020-08-09 06:20:56