转换器模拟输入：高速ADC 前端设计的挑战和权衡因素

关于模数转换器(ADC)前端设计，首先必须声明：它是一门艺术。如果日常工作中不在实验室动手操作，不注意放大器和变压器（巴伦）的最新技术趋势，那么前端设计，特别是高频(>100MHzIF)下的前端设计可能非常困难。大部分设计人员都会把数据手册或应用笔记的设计作为起点，但相对于设计人员真正要实现的目标，这些设计所提供的信息可能并不完整。这篇文章的意图不是要给出一个关于高速ADC前端设计的“公式”，而是要说明，利用变压器或放大器优化设计时有许多因素需要权衡。转换器及其拓扑结构有许多类型，本文针对的是采样速率为10MSPS或更高的缓冲型和无缓冲（开关电容）型高速流水线架构。前端是确定转换器接收并采样的信号或信息质量的关键部分。在设计中，如果对这最后一级重视不够，则会对应用的性能产生不利影响。通过了解前端设计的权衡因素，设计人员可以采样一些或所有这些方法来帮助开发基带、带通（即超奈奎斯特频率）或宽带转换器应用的高性能前端。转换器模拟输入：高速大器输出与转换器输入之间的匹配以其它方式完成，通常包括抗混叠滤波器(AAF)。无论何种情况，都可以使用不同的特征阻抗负载，并且应当匹配。设计的带宽越高，则这一特ADC前端设计的挑战和性越重要。VSWR（电压驻波比）是一个无量纲参数，反映的是在目标权衡因素带宽内，有多少功率被反射到负载中。此参数还与输入驱动电平有关。如果网络的VSWR较高(>1.5)，则实现转换器满作者：RobReeder量程所需的增益或驱动能力越高。同样，设计的带宽越高简介（损耗越多），则这一特性越重要。关于模数转换器(ADC)前端设计，首先必须声明：它是一门通带平坦度通常指额定带宽内容许的波动/纹波量。它可以是艺术。如果日常工