一个用于测量，识别和消除对高速串行通信链路的时钟和数据抖动的建议框架

摘要：作为新的和成功的串行数据标准，从快非常快，设计师必须投入较多的时间，这些高速信号的模拟方面。它不再是足够保持在1和0的数字域。发现并纠正导致潜在的问题的条件，从而防止这些问题出现在现场，设计师还必须检查其设计参数的境界。信号完整性（SI）工程师必须减轻或消除对系统性能的时序抖动的影响。下面的讨论提供了一个简单实用的程序，表征高速串行数据链路1Gbps和以后。

Maxim>Designsupport>Appnotes>Basestations/WirelessInfrastructure>APP4613Maxim>Designsupport>Appnotes>CommunicationsCircuits>APP4613Maxim>Designsupport>Appnotes>High-SpeedInterconnect>APP4613Keywords:jitter,clockjitter,datajitter,high-speedserial,signalintegrity,SERDES,serializer-deserializer,clockanddatarecovery,CDR,jittertolerance,CPRI,commonpublicradiointerface,biterrorrate,BER,deterministicjitter,randomjitterMar03,2010APPLICATIONNOTE4613AProposedFrameworkforMeasuring,Identifying,andEliminatingClockandDataJitteronHigh-SpeedSerialCommunicationLinksBy:HamedSanogo,FieldA