1. 首页
  2. 课程学习
  3. 嵌入式
  4. 基于FPGA的高效灵活的数字正交下变频器设计

基于FPGA的高效灵活的数字正交下变频器设计

上传者: 2022-06-25 20:48:57上传 PDF文件 260.29 KB 热度 19次

基于FPGA的高效灵活的数字正交下变频器设计

基于FPGA的高效灵活的数字正交下变频器设计徐伟,王旭东(南京航空航天大学电子信息工程学院南京210016)摘要:数字正交下变频器(DDC)是数字接收机系统中的核心部件,其作用是将ADC数字化后输出的高速的中频信号进行下变频、抽取降速、低通滤波,变为适合处理的基带信号。本文给出了DDC各模块在FPGA中高效实现的方法,利用嵌入式逻辑分析仪,对系统加载板卡后的实时运行结果进行了测试分析。关键词:软件无线电;DDC;FPGAFPGAdesignofahigh-efficiencyflexibledigitaldownconverterXuWei,WangXudongAbstract:DigitalDownConverter(DDC)isthecoretechnologyinsoftwareradioreceiversystem.Afterconvertingdown,speedingdownandprocessedbylow-passfilter,ItchangetheIF-Signalintobasebandsignalwhichissuitableforprocessingsignal.ThispaperintroducesasimplyandflexiblemethodtorealizeeachmoduleofDDCi

用户评论