FPGA/cpld Verilog语言DDS

Name: FPGA/cpld Verilog语言DDS
Rating: 4.5 (45 reviews)
Author: zhqingyun619

上传者：zhqingyun619 2021-05-02 19:44:49上传 V文件 9.23KB 热度 45次

MCU控制FPGA/cpld产生步进为1Hz的正弦波,FPFA晶振频率为50M,最多产生10M

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

FPGA cpld Verilog语言DDS

MCU控制FPGA/cpld产生步进为1Hz的正弦波,FPFA晶振频率为50M,最多产生10M

大小：9KB | 2021-05-02 19:44:49
FPGA_DDS_verilog HDL

基于FPGA实现的DDS信号发生器。使用VerilogHDL实现，包含书名文档

大小：0B | 2019-06-27 03:19:03
fpga开发verilog编写的DDS

一个用verilog编写的DDS，基本上是模仿ad9850芯片编写的。其中DA芯片用的是AD9767...

大小：0B | 2019-09-14 03:10:13
Verilog FPGA CPLD设计小技巧

以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度...

大小：79KB | 2020-08-30 03:57:18
Verilog HDL与CPLD FPGA设计

本讲叙述了数字电路和系统的两种不同设计过程,介绍了用可编程逻辑器件实现数字系统的优点,简述了HDL ...

大小：91KB | 2020-08-19 17:39:19
Verilog HDL语言在FPGA CPLD开发中的应用

Verilog HDL语言在FPGA,CPLD开发中的应用

大小：63.83 KB | 2023-01-06 06:03:39
DDS9851VHDL驱动代码fpga cpld

DDS9851VHDL并行驱动代码fpga/cpld

大小：0B | 2019-07-14 00:52:32
FPGA CPLD入门教程上VERILOG

经典的FPGA入门教程,描述详尽。并配有很多例程,是FPGA入门不得多的的好教材

大小：6.07MB | 2021-04-26 09:06:41
verilog DDS

FPGAverilogDDS模块一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三...

大小：0B | 2019-06-26 07:28:14
Verilog-HDL与CPLD/FPGA 设计应用

大小：0B | 2019-04-03 06:02:56
FPGA CPLD设计小技巧之Verilog篇

这是一个在设计中常犯的错误列表,这些错误常使得你的设计不可靠或速度较慢,为了提高你的设计性能和提高速...

大小：0B | 2020-10-28 07:13:02
FPGA和CPLD入门教程verilog)上

大小：0B | 2019-01-11 15:45:18
关于Verilog简易UART的FPGA CPLD实现

测试平台:MACHXO640 可编程语言:Verilog 随机测试:是波特率:9600...

大小：52KB | 2021-02-25 11:20:36
基于Verilog简易UART的FPGA CPLD实现

测试平台:MACHXO640可编程语言:Verilog随机测试:是波特率:9600误码率:&...

大小：57KB | 2020-10-27 12:36:32
DDS时钟采用FPGA实现的基本代码verilog

DDS时钟采用FPGA实现的基本代码，采用QuartusII13进行编译，输出12位，输出为正弦波。...

大小：0B | 2020-01-03 16:50:30
基于FPGA使用Verilog HDL实现的DDS系统

基于FPGA使用Verilog HDL实现的DDS系统:module DDS; module DDS...

大小：211.06MB | 2020-12-13 01:54:53