Verilog HDL 与CPLD/FPGA设计

Name: Verilog HDL 与CPLD/FPGA设计
Rating: 4.5 (53 reviews)
Author: ctz70791

上传者：ctz70791 2020-08-19 17:39:19上传 PDF文件 91.49KB 热度 53次

本讲叙述了数字电路和系统的两种不同设计过程,介绍了用可编程逻辑器件实现数字系统的优点,简述了HDL 在逻辑设计中的作用。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Verilog HDL与CPLD FPGA设计

本讲叙述了数字电路和系统的两种不同设计过程,介绍了用可编程逻辑器件实现数字系统的优点,简述了HDL ...

大小：91KB | 2020-08-19 17:39:19
Verilog-HDL与CPLD/FPGA 设计应用

大小：0B | 2019-04-03 06:02:56
Verilog HDL语言在FPGA CPLD开发中的应用

Verilog HDL语言在FPGA,CPLD开发中的应用

大小：63.83 KB | 2023-01-06 06:03:39
FPGA设计流程指南–Verilog HDL设计

1 编程风格（Coding Style）要求 2 可综合设计 3 设计目录

大小：66KB | 2020-07-30 12:26:12
Verilog FPGA CPLD设计小技巧

以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度...

大小：79KB | 2020-08-30 03:57:18
设计与验证verilog hdl

EDA先锋工作室出的书，实际工作意义非凡。让你真正理解什么是硬件设计语言。让你真正理解什么是行为级描...

大小：0B | 2020-05-20 11:56:42
设计与验证verilog HDL

本书以实例讲解的方式对hdl语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了veril...

大小：0B | 2020-04-26 06:57:42
设计与验证:verilog HDL

大小：0B | 2020-04-26 06:57:42
设计与验证Verilog HDL

大小：0B | 2018-12-08 23:18:02
《设计与验证verilog hdl》

大小：0B | 2019-04-08 22:29:47
FPGA控制VGA Verilog HDL

使用VerilogHDL编写的VGA控制，非常简单的一个，在开始学习时编写的

大小：0B | 2019-09-19 16:01:58
FPGA_DDS_verilog HDL

基于FPGA实现的DDS信号发生器。使用VerilogHDL实现，包含书名文档

大小：0B | 2019-06-27 03:19:03
FPGA cpld Verilog语言DDS

MCU控制FPGA/cpld产生步进为1Hz的正弦波,FPFA晶振频率为50M,最多产生10M

大小：9KB | 2021-05-02 19:44:49
华为FPGA设计规范Verilog_HDL

华为内部FPGA源代码设计时所需遵循的设计规范，培养好的设计方法。

大小：0B | 2019-05-02 19:37:21
基于Verilog hdl的FPGA设计与工程应用_源代码

“第2章示例”目录：例2-1.v————————书中例2-1的Verilog源代码；例2-2.v——...

大小：0B | 2019-10-05 04:15:13
FPGA CPLD设计小技巧之Verilog篇

这是一个在设计中常犯的错误列表,这些错误常使得你的设计不可靠或速度较慢,为了提高你的设计性能和提高速...

大小：0B | 2020-10-28 07:13:02