紧凑的单/双频带平面分频器基于带有开放式存根的耦合线

Name: 紧凑的单/双频带平面分频器基于带有开放式存根的耦合线
Rating: 4.5 (14 reviews)
Author: qq_79083

上传者：qq_79083 2021-04-20 03:33:04上传 PDF文件 896KB 热度 14次

紧凑的单/双频带平面分频器,基于带有开放式存根的耦合线

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

紧凑的单双频带平面分频器基于带有开放式存根的耦合线

紧凑的单/双频带平面分频器,基于带有开放式存根的耦合线

大小：896KB | 2021-04-20 03:33:04
结构紧凑阻带宽的耦合线双频带通滤波器

结构紧凑,阻带宽的耦合线双频带通滤波器

大小：320KB | 2021-04-20 03:33:08
具有两部分支线结构的双频带平面分频器

提出了一种结构简单的双频平面分频器。这种交叉是从传统的单频带两段支线交叉中获得的,它是通过将其垂直...

大小：768KB | 2021-04-20 03:33:00
论文研究Ku波段卫星应用中基于开放式短线加载的平行耦合线的双频BPF

本文介绍了在Ku波段卫星应用的下行链路和上行链路频段均工作的双频带带通滤波器（BPF）。移动通信卫星...

大小：0B | 2020-05-27 19:38:25
基于VHDL的分频器

基于VHDL的分频器，供大家参考学习，接触一段时间VHDL

大小：0B | 2019-06-05 13:25:47
分频器Blender的分频器插件源码

分频器 Blender的分隔器插件许可:GPL v3 如何使用下载插件并安装。然后,您可以在一...

大小：16KB | 2021-03-13 22:24:16
基于FPGA的分频器设计

大小：0B | 2019-04-14 19:17:30
基于verilog的时钟分频器

基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频...

大小：0B | 2019-05-31 11:47:07
基于VHDL的数控分频器

基于VHDL的数控分频器，可自主改变代码中的分频系数

大小：0B | 2019-07-15 12:27:21
基于FPGA的分频器的实现

详细描述了基于FPGA的偶数分频以及奇数分频的各种实现方法，并分别作了比较

大小：0B | 2019-05-06 06:22:05
基于PLD的分频器的设计

基于PLD的分频器的设计包括源代码引言译文等资源

大小：185KB | 2021-04-20 18:03:14
AudioCodec的分频器

AudioCodec_Polyphonic.PrjFpg是一种用于分频的电路，可将音频信号分成不同的...

大小：13.84KB | 2023-04-24 02:04:24
家用音箱分频器和车载分频器的对比

在汽车电子领域,被动式分频网络有着广泛的用途,特别是在同轴扬声器和分体式扬声器领域。被动式分频网络将...

大小：78KB | 2021-01-16 20:27:05
分频器的verilog

采用verilog硬件描述语言,进行分频实验,从而来进行分频

大小：28KB | 2020-09-20 19:14:10
分频器

分频器数字频率合成器是新一代无线应用RFIC的核心,这种频率合成器和混频器一起用在超外差无线电接收机...

大小：69KB | 2021-02-19 10:13:22
紧凑的双频段单端至平衡功率分配器带有开放短端抽头

紧凑的双频段单端至平衡功率分配器,带有开放/短端抽头

大小：2.18MB | 2021-04-08 03:02:58