verilog编写的iic模块

Name: verilog编写的iic模块
Rating: 4.5 (45 reviews)
Author: s97165512305

上传者：s97165512305 2021-04-12 15:24:08上传 V文件 15.24KB 热度 45次

verilog编写的iic模块

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog编写的iic模块

verilog编写的iic模块

大小：15KB | 2021-04-12 15:24:08
用VERILOG编写的IIC协议

本资料只用于IIC的初学者，代码就没啥风格，但是比较实用。

大小：0B | 2018-12-29 07:30:48
Verilog测试模块的编写

大小：0B | 2018-12-08 23:46:41
verilog编写的spi master模块

verilog编写的spi master模块

大小：3KB | 2021-04-16 13:55:50
IIC操作加IIC的verilog程序

I2C硬件代码,非常适合初学者学习!推荐下载

大小：437KB | 2020-12-20 22:51:18
VERILOG iic代码

VERILOG HDL iic读写源代码，测试通过。

大小：0B | 2018-12-29 07:44:06
iic verilog代码

iic verilog 代码 scl 与sda都为inout口，漏极开路模式

大小：0B | 2018-12-29 07:44:10
verilog iic代码

基于一段式状态机的代码，通信正常，可以实现16位读与8位写

大小：0B | 2018-12-29 07:44:18
Verilog编写的除法模块divide module

Divide module written by Verilog

大小：0B | 2019-06-28 00:45:04
基于verilog的IIC程序

verilog的IIC程序，并有pdf说明文件

大小：0B | 2020-01-06 14:50:37
基于verilog的IIC代码

基于AT24C02的verilog代码，是FPGA学习者不可多得的学习资料

大小：0B | 2018-12-29 07:44:10
模块iic uart usb jtag dma的verilog源代码.rar

模块 verilog 源代码

大小：278KB | 2020-09-19 15:34:46
IIC_verilog.rar

iic_master.v :IIC主机,可实现写数据与读数据请求的时序。 iic_slave.v :...

大小：5KB | 2020-08-18 15:54:29
使用Verilog编写的脉冲信号延时模块

/*************************************************...

大小：0B | 2019-05-06 10:59:04
slave iic程序Verilog

FPGA Salve iic verilog程序

大小：1.16MB | 2023-01-01 17:30:03
ARM编写的iic

ARM编写的iic

大小：0B | 2019-09-14 02:48:27