将集成VCO和外部PLL电路的频率合成器杂散输出降至最低

Name: 将集成VCO和外部PLL电路的频率合成器杂散输出降至最低
Rating: 4.5 (45 reviews)
Author: YSX704158

上传者：YSX704158 2019-01-08 06:28:00上传其他文件 500kb 热度 45次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

将集成VCO和外部PLL电路的频率合成器杂散输出降至最低

大小：0B | 2019-01-08 06:28:00
PLL频率合成器的杂散性能分析

Analysis of spurious performance of PLL frequency ...

大小：0B | 2019-06-23 00:52:23
具有恒定环路带宽的LC VCO PLL频率合成器

具有恒定环路带宽的LC-VCO PLL频率合成器

大小：312KB | 2021-05-05 22:28:24
基于FPGA的PLL频率合成器

应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输...

大小：245KB | 2020-10-28 07:07:38
驱动高压锁相环频率合成器电路的VCO

相环(PLL)电路是由压控振荡器(VCO)和鉴相器组成的反馈系统,振荡器信号跟踪施加的频率或相位调制...

大小：179KB | 2021-02-27 10:50:30
pll锁相环频率合成器

pll锁相环频率合成器PLl设计开发，详细介绍了PLL的基本知识，以及设计Pll应注意的问题。

大小：0B | 2019-04-29 17:50:57
基于FPGA的PLL频率合成器设计

应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输...

大小：0B | 2019-05-28 19:37:12
ADI驱动高压锁相环频率合成器电路的VCO

锁相环(PLL)电路是由压控振荡器(VCO)和鉴相器组成的反馈系统,振荡器信号跟踪施加的频率或相位调...

大小：233KB | 2021-02-27 10:50:29
如何预测直接数字频率合成器DDS输出频谱中主相位截断杂散的频率和幅度

关于如何预测直接数字频率合成器(DDS)输出频谱中主相位截断杂散的频率和幅度

大小：0B | 2019-07-10 05:18:49
ADI:驱动高压锁相环频率合成器电路的VCO

大小：0B | 2021-02-27 10:50:29
频率合成器

FPGA的频率合成器

大小：0B | 2019-05-21 22:10:47
DDS PLL组合跳频频率合成器.rar

DDS PLL组合跳频频率合成器.rar

大小：86.64KB | 2023-02-01 18:12:50
基于PLL的直接数字频率合成器研究

介绍了锁相环(PLL)和直接数字频率合成器(DDS)的基本原理,分析了二者的优缺点,以此为基础,提出...

大小：237KB | 2020-07-18 12:57:36
数字频率合成器的基本原理和改善杂散的解决方法

引言由于跳频技术在军事上的广泛应用,因此对于其直接数字式频率合成器的研究成为人们关注的...

大小：77KB | 2021-02-27 11:19:48
串行输入PLL集成频率合成器MB15A02及其应用

大小：466KB | 2021-02-22 03:05:49
vhdlDDS频率合成器

vhdlDDS频率合成器整个项目大家参考

大小：0B | 2019-05-21 22:10:45