Verilog编写的入门级3-8译码器设计与实现 上传者：gl7148 2019-01-08 06:23:48上传 其他文件 500kb 热度 61次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-08 06:23:48 ｖｅｒｉｌｏｇ入门必备～ 码姐姐匿名网友 2019-01-08 06:23:48 代码能看懂，学习verilog还是比较有用的~ 码姐姐匿名网友 2019-01-08 06:23:48 代码不错，谢谢楼主，希望下次写的更简洁一下。 发表评论
ｖｅｒｉｌｏｇ入门必备～
代码能看懂，学习verilog还是比较有用的~
代码不错，谢谢楼主，希望下次写的更简洁一下。