Verilog实验：基于FPGA的8位译码器设计 上传者：inference2953 2023-04-19 09:37:53上传 ZIP文件 245.12KB 热度 14次 本实验基于Verilog编写了一个可通过拨码开关控制8位七段数码管显示的译码器，同时给出了所有信号的仿真波形和硬件测试结果。译码器能够显示从12345678到3456789A的不同数字和字母。使用FPGA硬件进行实验，学习了编辑、编译、综合和适配的流程。附上完整代码和仿真结果。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 inference2953 资源：5 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
