Verilog实验：基于FPGA的8位译码器设计
本实验基于Verilog编写了一个可通过拨码开关控制8位七段数码管显示的译码器，同时给出了所有信号的仿真波形和硬件测试结果。译码器能够显示从12345678到3456789A的不同数字和字母。使用FPGA硬件进行实验，学习了编辑、编译、综合和适配的流程。附上完整代码和仿真结果。
下载地址
用户评论
