基于一种实现快速锁定的锁相环的研究

摘要:本文对电荷泵型锁相环(CPPLL)结构里传统的固定电荷泵电流模式进行了改进,有效减少了锁相环系统的锁定时间。本文提出的PLL设计,在0.6μm标准CMOS工艺、3.3V工作电压下,使用应用广泛的高速鉴频鉴相器(TSPC)结构、差分电荷泵电路实现。经过Spectre仿真,改进后的锁相环锁定时间减少为改进前时的1/2。 1 引言 锁相环(PLL)是模拟电路中的一个重要模块,本文研究的是广泛使用的电荷泵型锁相环(CPPLL)。锁相环电路通过比较参考输入和输出反馈信号的频率/相位,并将此特征转化为电压,然后通过与压控振荡器(VCO)的配合来调整输出信号的频率,使得锁相环的参考输入和输