使用高速逻辑分析仪探测高速数字系统

在过去几十年中,数字设计人员一直依赖逻辑分析仪,作为系统检验的主要工具。近年来,时钟速率的加快,已经迫使设计人员考虑系统所有部分的信号完整性,包括测试能力。逻辑分析仪探头不再是任意连接到系统上就能够保证成功,而是必须考察探头位置、负荷及与传输线的邻近程度等因素。本文考察了在探测高速数字系统时设计人员遇到的部分常见问题,另外本文还讨论了探头的负荷模型及探测位置的影响。最后,本文讨论了把探头连接到高速系统最常用的技术:短线探测和阻尼电阻器探测。逻辑分析仪探头的负荷模型 任何类型的探头的目标都是尽可能对系统提供最小的电负荷。如果探头对系统性能的变动太大,那么探头将不能帮助设计人员检验系统,因为