1. 首页
  2. 数据库
  3. 其它
  4.  一种在FPGA上实现的FIR滤波器的资源优化算法

 一种在FPGA上实现的FIR滤波器的资源优化算法

上传者: 2021-02-01 12:14:38上传 PDF文件 1.01MB 热度 6次
 在数字滤波器中,FIR滤波器是一种结构简单且总是稳定的滤波器,同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢,而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器,与传统的基于DA算法的滤波器结构的滤波器相比,RAG算法简化了FIR滤波器乘法模块的结构,减少了逻辑资源的消耗和硬件实现面积,提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述,并综合到Altera公司的CycloneII系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达
用户评论