优化FIR数字滤波器的FPGA实现 上传者：u78574 2020-08-19 07:55:57上传 PDF文件 84.09KB 热度 65次 基于提高速度和减少面积的理念,对传统的FIR数字滤波器进行改良。考虑到FPGA的实现特点,研究并设计了采用Radix-2的Booth算法乘法器以及结合了CSA加法器和树型结构的快速加法器,并成功应用于FIR数字滤波器的设计中。滤波器的系数由Matlab设计产生。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
