基于FPGA的中值滤波系统设计及仿真测试

针对传统中值滤波算法获取滤波窗口中值时排序比较次数多,时间代价大的问题,在FPGA平台上实现了一种基于归并插入排序算法的中值滤波系统,有效地减少了获取中值的比较次数,提高了图像处理速度。测试结果表明:获取5×5滤波窗口中值时,归并插入算法仅需90次比较,相对于冒泡法减少了35次比较操作。同时,该系统加入了阈值比较电路,有效保持了图像细节,解决了中值滤波带来的图像模糊问题。