Verilog中模组(module)的概念

Verilog中的基本单元是模组(module)。模组代表一些可以用硬体实践的逻辑实体。 例如,一个模组可以是一个逻辑闸、一个三十二位元计数器、一个记忆体子系统、一个机算机系统或是一个用网路相连的多部电脑。模组中与外界连接端(port)可以是一个位元或数个位元。连接端可以宣告为输入端、输出端或输出入端。 以下介绍Verilog语法,用三种不同层级(Level)来表示模组的方式。 下面以一个自定的 AND2 模组来说明。它有三个单一位元称为 in1、in2、及 out 的连接端。其中 in1及 in2 为输入,而 out 为输出。其实这个 AND2 模组能做的事和 and 闸是一样的。 宜礕从结