EDA/PLD中的针对FPGA内缺陷成团的电路可靠性设计研究

摘要:文章分析了集成电路内缺陷成团机理及其对集成电路成品率的影响,应用集成电路成品率预计模型,分析了FPGA内缺陷成团对片内冗余容错电路可靠性的影响,据此提出了缺陷成团时提高FPGA片内冗余容错电路可靠性的策略,建立了相应的可靠性分析模型,给出了FPGA片内冗余容错电路布局的一些指导原则。 关键词:集成电路;可靠性;冗余技术;小型卫星 引 言 微小卫星促进了专用集成电路(ASIC—Application Spceific Integrated Circuit)在航天领域的应用。现场可编程门阵列(FPGA —Field Programable Gat