1. 首页
  2. 数据库
  3. 其它
  4. 电子测量中的可降低下一代IC测试成本的确定性逻辑内置自测技术

电子测量中的可降低下一代IC测试成本的确定性逻辑内置自测技术

上传者: 2020-12-21 09:00:54上传 PDF文件 117.61KB 热度 4次
20世纪70年代随着微处理器的出现,计算机和半导体供应商逐渐认识到,集成电路需要在整个制造过程中尽可能早地进行测试,因为芯片制造缺陷率太高,不能等到系统装配好后再测试其功能是否正确,所以在IC做好之后就应对它进行测试,一般在自动测试设备上采用仿真完整系统激励和响应的功能测试方案进行。 功能测试使制造过程更加经济高效,因为可以保证装配好的电路板和系统都是由已知完好的部件构成,所以成品工作正常的可能性更高。功能测试代表了第一代IC测试,广泛应用了近二十年。随着电子产品越来越复杂专业,专用集成电路(ASIC)成为数字测试的重点,这种电路的开发周期更短,需要新的测试方法。 20世纪90年代初期,创
下载地址
用户评论