基于JTAG的互连测试技术

一、引言随着微电子技术进入超大规模集成电路(VLSI)时代,VLSI电路的高度复杂性及多层印制板、表面贴装(SMT)、圆片规模集成(WSI)和多芯片模块(MCM)技术在电路系统中的运用,使得电路节点的物理可访问性正逐步削减以至于消失,电路和系统的可测试性急剧下降,测试费用在电路和系统总费用中所占的比例不断上升,常规测试方法正面临着日趋严重的困难。测试算法的研究和测试实践证明了一个基本的事实:要对一个不具有可观测性的电路进行测试是徒劳的,只有提高电路的可测性设计(design for testability,DFT),才能使电路的测试问题得到简化并最终得到解决。而近年来飞速发展的JTAG边界扫描