Verilog讨论组精彩内容摘录(二)

问题: 是不是用FPGA EXPRESS能编译标准的Verilog HDL语言写的程序,再生成EDIF文件交给MAX+PLUS处理?具体如何操作?回答一: 好像MAX+PLUS也能编辑Verilog HDL语言写的程序,具体做法从文本编辑窗口输入程序,编译即可.回答二: 还是推荐大家用Synplify做综合吧,对语法的要求不严格,软件也不大。连Altera和Xilinx的人都推荐我用。回答三: Synplify 在综合方面好一些,但maxplus II 的功能更全面些,我觉得.回答四: Synplify速度快,但不见得综合效果好。Leonardo spectrum不错,还可以综合到A