利用FPGA实现MMC2107与SDRAM接口设计

存储器论文利用FPGA实现MMC2107与SDRAM接口设计摘要:介绍基于现场可编程门阵列(FPGA),利用VHDL语言设计实现MMC2107与SDRAM接口电路。文中包括MMC2107组成结构、SDRAM存储接口结构和SDRAM控制状态机的设计。关键词:现场可编程门阵列SDRAM EBI VHDL状态机K4S560832A引言在嵌入式系统中,微控制器中通常有一定容量的存储器,用来存放程序和数据,但由于片内存储器受器件规模和生产成本的制约,其容量通常不能满足用户实际需求,还需要使用半导体存储器件来扩展存储空间。如果采用SDRAM进行存储扩展,可以大幅度地降低系统设计成本;但SDRAM控制时序比较复杂,给系统设计带来很大困难。为了方便使用SDRAM,实现嵌入式系统中存储的大容量扩展,本文介绍一种新颖的解决方案:采用FPGA技术和VHDL语言,实现MMC2107微控制器与SDRAM的接口设计。1SDRAM内部结构SDRAM是一种具有同步接口的高速动态随机存储器。本文语选用的是三星公司生产的32M×8位SDRAM器件K4S560832A。K4S560832A存储总容量256M位,内部分成4个全,每个体8M字节,内部结构如图1所示。K4S560832A为了能满足各种系统的使用要求,提供了时钟频率、猝发长度、延时节拍等可编程参数。在芯片上电后可以通过地址线A12~A0配置,芯片只有在完成配置后才能进入正常工作状态。在具体操作SDRAM时,首先,必须进行初始化配置,即写模式寄存器,以便确定DRAM列选延迟节拍数、猝发类型、猝发长度等工作模式。然后通过ACT命令激活对应地址的组,同时输入行地址。最后,通过RD或WR命令输入列地址,将相应数据读出或写入到对应的地址。操作完成后,用相关命令中止读或写操作。在没有操作的时候,