基于Verilog的7路抢答器

Name: 基于Verilog的7路抢答器
Rating: 4.5 (38 reviews)
Author: spy44551

上传者：spy44551 2020-12-05 14:24:03上传 ZIP文件 168.73KB 热度 38次

7路抢答器,能实现7个人同时抢答,主持人复位可重新下一轮,用数码管显示抢答者的序号

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog的7路抢答器

7路抢答器,能实现7个人同时抢答,主持人复位可重新下一轮,用数码管显示抢答者的序号

大小：169KB | 2020-12-05 14:24:03
基于verilog设计的抢答器

① 用EDA实训仪的I/O设备和PLD芯片实现电子抢答器的设计。 ② 电子抢答器具有1只主持人按钮和...

大小：0B | 2018-12-29 05:25:59
基于fpga的抢答器verilog

1，用了3个输入代表抢答按钮，如果想设置更过直接更改；2，初始时倒计时为10s；3，...

大小：0B | 2019-04-26 22:31:58
verilog抢答器

大小：0B | 2018-12-07 10:08:03
十五路抢答器设计抢答器

1.设计一个智力抢答器,可同时供15名选手参加比赛,对应15个抢答按钮。 2.主持人设置一个控制开关...

大小：539KB | 2021-04-25 06:58:19
基于EDA的8路抢答器

这个设计毕业时拿到优秀哦,里面详细的记载了电路图 eda程序源码,希望能给有用的人带来方便。

大小：349KB | 2020-10-08 01:26:59
15路抢答器设计抢答器设计

别人的给大家分享一下15路得抢答器设计里面的各种功能介绍都有的挺详细的

大小：0B | 2020-03-27 10:43:37
四路抢答器

大学大二期末数字电子综合性设计实验四路抢答器电路图,已仿真实验，没有错误。

大小：0B | 2019-07-26 04:03:15
16路抢答器

大小：0B | 2019-01-07 18:06:33
把路抢答器

#include<reg52 h> #define uchar unsi...

大小：958B | 2020-08-29 04:11:12
抢答器4路

上电后蜂鸣器响一声后开始倒计时: SW2 :复位按 SW3 / SW4 / SW5 开始抢答,抢答...

大小：911KB | 2020-08-08 09:28:29
五路抢答器

内蒙古科技大学信息工程学院eda课

大小：0B | 2019-07-24 18:52:25
8路抢答器

大小：0B | 2019-01-22 15:23:32
8 路抢答器

大小：0B | 2019-04-12 05:16:06
基于Verilog的三人抢答器

大小：0B | 2018-12-07 10:06:39
基于FPGA四路抢答器的设计

现场可编程门阵列(简称FPGA)是20世纪80年代中期出现的高密度可编程逻辑器件,采用SRAM开关元...

大小：0B | 2020-05-15 07:25:43