基于fpga的抢答器（verilog） 上传者：ltj140499 2019-04-26 22:31:58上传 RAR文件 598.21KB 热度 66次 1，用了3个输入代表抢答按钮，如果想设置更过直接更改；2，初始时倒计时为10s；3，如果倒计时为10s没人抢答，按下复位键，重新开始抢答；4，在倒计时10s内有人抢答，则倒计时停止减一；5，序号显示的是第一个抢答的人对应的序号，其他人抢答无效；6，按下复位键，重新开始抢答。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-04-26 22:31:59 程度有点乱.有些东西多余的 码姐姐匿名网友 2019-04-26 22:31:59 程序作用不大吧，不是很适合，没有设计思路 码姐姐匿名网友 2019-04-26 22:31:59 程序很有用，很有帮助，谢谢 .要是verilog\就好了 码姐姐匿名网友 2019-04-26 22:31:59 程序很有用，很有帮助，谢谢 发表评论
程度有点乱.有些东西多余的
程序作用不大吧，不是很适合，没有设计思路
程序很有用，很有帮助，谢谢 .要是verilog\就好了
程序很有用，很有帮助，谢谢