高速PCB设计——端接设计 上传者：cdd49200 2020-11-21 21:45:48上传 PDF文件 146.75KB 热度 38次 在目前的高速电路中,信号的上升时间已经小于0.25ns,所以Len为0.25in,一般来说,PCB上走线的距离很容易大于这个值,所以,必须对电路进行端接设计。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
