PCB技术中的高速PCB的终端端接

在高速数字电路系统中,传输线上阻抗不匹配会造成信号反射,并出现过冲、下冲和振铃等信号畸变,而当传输线的时延TD大于信号上升时间RT的20%时,反射的影响就不能忽视了,不然将带来信号完整性问题。减小反射的方法为;根据传输线的特性阻抗在其驱动端串联电阻使源阻抗与传输线阻抗匹配,或者在接收端并联电阻使负载阻抗与传输线阻抗匹配,从而使源反射系数或者负载反射系数为零。 常用的端接方式为:串联端接、简单的并联端接、戴维宁端接、RC网络端接和二极管端接等,如图所示。下面将分别对这几种端接方式进行分析。 图 几种典型端接方式 (1)串联端接 如图(b)所示,串联端接是指在尽量靠近源端的