CoolRunner II CPLD设计

(1)工作流程 CPLD控制ADC初始化并读回12位转换结果,将其解串为16位存储在SRAM中。此过程由两个状态机实现,如图1所示。 CPLD配置ADC内部每一个寄存器,紧接着一个“Direct Mode”命令开始对一个指定的输入通道进行一次转换。CPLD在读入转换结果之前,必须发送一个“直接模式命令”,读入转换结果。之后,将其解串并存储在SRAM中。重复上面的操作,完成所有通道转换。 (2)主状态机 主状态机如图2所示。 如图1 ADC接口工作流程 如图2 主状态机 控制逻辑流程如下。 ● 指定寄存器地址。 ● 通过串行接口发送相应的地址。 ●