单片机与DSP中的FPGA和可编程信号处理器

通用的可编程数字信号处理器(programmable digital signal processor,PDSP)在近20年里已经取得了巨大的成功。这些PDSP都是基于一种精简指令集计算机(reduced instruction setcomputer,RISC)范例的架构,由至少一个快速阵列乘法器(例如:16×16位到24×24位定点数、或者是32位浮点数)和一个扩展字宽的累加器构成。PDSP的优势源于大多数信号处理算法的乘-累加运算(multiply and accumulate,MAC)都是非常密集的。通过多级流水线架构,PDSP可以获得仅受阵列乘法器的速度限制的MAC速度。由此可以认为