EDA/PLD中的基于FPGA的可重构智能仪器设计

摘要:传统测试仪器普遍存在生产出来后普通用户难以改变其相对固定的功能,无法满足多样性的测量。基于此本文开发了基于FPGA的可重构智能仪器,利用SOPC Builder软件在FPGA中嵌入了Nios II处理器系统,采用可重构的应用框架技术利用HAL系统库进行软件设计。解决了由于测试对象复杂、测试设备多、测试资源利用率低所造成的测试系统的生产、维修成本过高,资源浪费等问题。 0 引言 传统测试系统由于专用性强、相互不兼容、扩展性差、缺乏通用化、模块化,不能共享 软硬件组成,不仅使开发效率低下,而且使得开发一套复杂测试系统的价格高昂[1]。 目前,传统的分析仪表正在更新换代,向数字化,