在DDR3 SDRAM存储器接口中使用调平技术

引言 DDR3 SDRAM存储器体系结构提高了带宽,总线速率达到了600 Mbps至1.6 Gbps (300至800 MHz),它采用1.5V工作,降低了功耗,90-nm工艺密度提高到2 Gbits。这一体系结构的确速率更快,容量更大,单位比特的功耗更低,但是怎样才能实现DDR3 SDRAM DIMM和FPGA的接口呢?调平技术是关键。如果FPGA I/O结构中没有直接内置调平功能,和DDR3 SDRAM DIMM的接口会非常复杂,成本也高,需要采用大量的外部元件。那么,什么是调平技术,这一技术为什么非常重要? 为提高信号完整性,实现更好的性能,JEDEC针对时钟和命令/数据总线