配合DS34S132使用的DDR3存储器模块

DS34S132 32端口TDM - over –Packet IC采用外部DDR同步DRAM (DDR1)存储器缓存数据。内存空间需提供足够的缓存区域,以支持256条伪线(PW)/绑定中每一伪线的256ms数据包延迟变化(PDV)。如果数据包交换网络(PSN)没按正确的先后次序排列数据,存储器需确保对接收数据包的重新排序。由于目前DDR3已成为主流存储器件,为了使DS34S132更方便地采用DDR3,本应用笔记介绍了如何实现DS34S132与DDR3存储器的对接。 图1所示为利用FPGA和DDR3取代DDR1的推荐电路框图。 图1 用DDR3和FPGA取代DDR1 借助DD