单片机与DSP中的DSP内嵌PLL中的CMOS压控环形振荡器设计

摘要:介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器。电路采用四级延迟单元来获得相位相差90°的正交输出时钟,每级采用调节电流源大小,改变电容放电速度的方式。基于SMIC 0.35μm CMOS工艺模型的仿真结果表明,电路可实现2MHz至90MHz的频率调节范围,在中心频率附近具有很高的调节线性度,且总功耗仅为3.5mW。 1 引言 在现代高性能 DSP 芯片设计中,锁相环(PLL)被广泛用作片内时钟发生器,实现相 位同步及时钟倍频。压控振荡器(VCO)作为PLL 电路的关键模块,其性能将直接决定PLL 的整体工作质量[1]。目前,在CMOS 工艺中实现的VC