电源技术中的一个改进型CMOS电荷泵锁相环的设计

摘要:本文针对传统电荷泵电路的非理想效应,对CMOS锁相环中的电荷泵电路进行了改进,设计了一种采用电流控制技术的新型pump-up电荷泵。采用标准chartered 0.35um/3.3V 模型,通过Cadence Spectre 仿真,仿真结果显示,该锁相环有效地抑制了电荷共享和电流失配非理想特性的影响,消除了锁相环输出抖动,可稳定输出13.56MHz时钟信号,稳定时间小于11.2 us,功耗小于18mW。 1 引言 锁相环是模拟及数模混合电路中的一个重要模块,在各种锁相环结构中,电荷泵锁相环 (CPPLL)因其稳定性高,捕捉范围大,且鉴频鉴相器(PFD)采用数字电路,便于集成的