EDA/PLD中的基于FPGA的PCI总线接口硬件调试策略

0 引言 在FPGA的设计流程中,完成设计输入以及成功综合、布局布线,只能说明设计符合一定的语法规范,而并不能保证其满足设计人员对功能的要求,因而需要通过仿真对设计进行验证。仿真验证的目的是为了发现设计的问题,而一旦发现,就需要千方百计地通过调试找到问题所在,这其实也是设计中比较困难的。 随着FPGA可编程器件容量的不断增大和设计复杂度的日益提高,功能调试已经成为一个很繁重的任务。为了使设计的产品尽快投入市场,设计人员需要一种简易有效的测试工具,以尽可能缩短测试时间,提高测试效率。传统的逻辑分析仪在测试复杂的FPGA设计时,会面临以下几点问题: 1) I/O引脚有限。设计中器