EDA/PLD中的利用串行RapidIO实现FPGA协处理

为了支持“三重播放”应用,人们对高速通信和超快速计算的需求日益增大,这向系统开发师、算法开发师和硬件工程师等人员提出了新的挑战,要求他们将各种标准、组件和联网设备融合成一个整体。 同时,开发人员不但要跟上日益提高的性能需求,还得注意保持成本低廉有效利用基于串行RapidIO的FPGA作为DSP协处理器就能达到这些目的。 由于三重播放应用集合了话音、视频和数据应用,因此必须采用新算法来设定其开发和系统优化策略的参数其间,开发人员要解决以下问题:构造可调整可扩展的架构、支持分布式处理、采用基于标准的设计,以及针对性能和成本进行优化。 仔细研究一下就会发现,为满足应用需求而要、面对