模拟技术中的如何收敛高速ADC时序

最近几年,高速、高精度的模数转换器 (ADC) 变得疾速。在2006年,一款业界一流的12-位转换器才达到250兆采样/秒 (MSPS)。而今天,这一速度已经翻了一番,达到了500 MSPS。14位和16-位精度的类似发展趋势也日益明显。这表明,在比特精度不变的条件下,ADC速度正以几乎每年翻一番的速度发展。采样速率增长的结果是,收敛数字时序来确保您终端系统的数据完整性正变得越来越重要。 要收敛时序,需在ADC和数字接收机产品说明书中找到建立时间 (tsu) 和保持时间 (th)。建立时间是接收机时钟沿之前数据必须有效的时间,而保持时间是时钟沿之后ADC数据必须有效的时间量(请参见参考文