模拟技术中的高速ADC时钟抖动及其影响的研究

摘要: 从ADC 的输入信号及时钟源的自身参数着手, 主要分析了输入信号幅值、频率、采样频率对时钟抖动及ADC 信噪比的影响,根据ADC 手册数据提供的信息给出了时钟抖动的计算方法, 并对计算结果和实际测量结果进行分析比较,进一步提出了减少时钟抖动方法。 随着信息产业的快速发展, 对A/D、D/A 的性能要求越来越高。目前, 针对高速、高精度ADC 的研究很活跃。采样时钟是ADC 变换电路的基本要素, 对电路设计者来讲,ADC 时钟电路采用的时钟方案、时钟类型、时钟电压等级、时钟抖动都是在实际电路设计时必须予以考虑的问题。采样时钟的抖动是一个短期的、非积累性变量, 表示数字信号的实际定时