一种12位50 MS/s CMOS流水线A/D转换器

设计了一个12位50 MS/s的流水线ADC,该电路使用0.18μm 1P6M工艺实现。通过取消前端采样保持电路,消除了采样保持电路引起的失真和带来的功耗开销;经过仔细匹配输入时间常数,保证ADC在输入高频信号时依然保持足够线性度;使用运放缩减技术,进一步辟低了功耗。仿真结果表明,该ADC满足设计要求。