EDA/PLD中的基于FPGA的AVS的环路滤波器的实现

精彩无限,尽在维库技术资料www.dzsc.com/data 摘要:AVS 视频标准中,自适应环路器在实现时存在许多条件运算(如滤波强度的计算、边界阈值和跳转等的计算)及其对于数据的访问比较繁琐,使得滤波器的算法复杂度很高。并且块效应可能会出现在每个8x8 块的边界上。而该滤波器以8x8 块为单位进行滤波,减少对存储器的访问,加快了处理速度,大大节省了算法的硬件实现面积。并且适当增加片上存储空间来缓解外存的压力来提高滤波模块的效率,采用VHDL 语言进行设计、仿真,通过FPGA验证。综合仿真结果表明,该设计占用资源较少。最高频率可达170MHz,可实时解码D1 分辨率序列的AVS 码流。