二维FIR滤波器的FPGA实现

对二维信号实时处理涉及大量的复数运算且对运算速度要求很高,因此二维有限长单位脉冲响应滤波器(2D—FIR)的结构比一维滤波器要复杂得多。通过对二维滤波器重要运算单元复数乘法的分析、优化减小了其所需实数乘法器的个数。采用Quartus II软件综合可以得到算法优化后的二维滤波器占用逻辑资源减少了16%,工作速度提高了13%。