FPGA实现32阶FIR滤波器
这是一个关于使用vivado2020.1工程实现32阶FIR滤波器的内容。滤波器的系数是利用MATLAB生成的16进制数值。在FPGA中，通过使用33个DSP进行乘法和加法运算，采用流水线的结构，最终得到了滤波后的数据。
下载地址
用户评论
这是一个关于使用vivado2020.1工程实现32阶FIR滤波器的内容。滤波器的系数是利用MATLAB生成的16进制数值。在FPGA中，通过使用33个DSP进行乘法和加法运算，采用流水线的结构，最终得到了滤波后的数据。
