基于FPGA的截短Reed Solomon码译码器设计 上传者：echo17068 2020-10-28 02:55:14上传 PDF文件 22.71KB 热度 28次 摘要: 本文提出了一种改进的BM算法,并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。经实验验证,该算法能显著提高基于FPGA的RS译码器的速度并简化其电路结构。 截短Reed-Solomon码译码器的FPGA实现.pdf 来源:LIDY 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
