基于FPGA 的多时钟片上网络设计

随着技术的发展和进步,基于FPGA 的片上网络研究成为相关领域研究热点。大多数基于FPGA 的片上网络设计都是在单一时钟下进行, 整个网络的性能将会因统一时钟的限制而 降低。介绍基于Xilinx 公司的Virtex-4 平台下的一个多时钟片上网络的设计,以及比较片上网络在单一时钟和多时钟下的性能。