采样保持电路中全差分运算放大器的设计与仿真

本文设计了一种全差分运算放大器,对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈(SC-CMFB)电路以及低压宽摆幅偏置电路,以实现在高稳定下的高增益和大输出摆幅。在Cadence 环境下,基于CSMC 0.6um 工艺模型,进行了仿真分析和验证。结果表明,运算放大器满足设计要求。