1. 首页
  2. 移动开发
  3. 其他
  4. 0.6μmCMOS工艺全差分运算放大器的设计

0.6μmCMOS工艺全差分运算放大器的设计

上传者: 2020-07-30 19:14:15上传 PDF文件 63.12KB 热度 10次
绍了一种全差分的套筒式折叠共源共栅运算放大器的设计结构,并采用HSPICE软件对电路设计进行了仿真。仿真结果表明,此运放的开环直流增益为80dB,相位裕度为80°,单位增益带宽为74MHz,具有较高的增益,而且功耗小于2mW。
用户评论