定点数转浮点数verilog 上传者:qw_62750 2020-09-21 04:21:07上传 PDF文件 42.79KB 热度 71次 本文目的是记录学习《数字信号处理的FPGA实现》过程中,用verilog语言实现简单的定点数到浮点数转换的经历。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论